2024-01-19
Het ontwerp van elektronische producten gaat van het tekenen van schematische diagrammen tot PCB-opstelling en bedrading.het belemmeren van ons werk van opvolgingDaarom moeten we ons best doen om onze kennis op dit gebied te verbeteren en allerlei soorten fouten te vermijden.
In dit artikel worden de veel voorkomende boorproblemen geïntroduceerd bij het gebruik van PCB-tekentafels, om te voorkomen dat in de toekomst op dezelfde putten wordt getreden.door het gat.Door middel van gaten zijn onder andere plug-in gaten (PTH), schroef positionering gaten (NPTH), blind, begraven gaten, en via gaten (VIA) door gaten,met een vermogen van meer dan 50 W,Het probleem van de ontbrekende gaten heeft ertoe geleid dat de gehele partij niet rechtstreeks kan worden gebruikt.de juistheid van het boorontwerp is bijzonder belangrijk.
Probleem 1:De door Altium ontworpen bestandsruimtes zijn verdwaald.
Beschrijving van het probleem:De slot ontbreekt en het product kan niet worden gebruikt.
De ontwerper heeft bij het maken van het pakket de slot voor het USB-apparaat gemist.maar rechtstreeks getrokken de slot op de gat symbool laagIn theorie is er geen groot probleem met deze werking, maar in het productieproces wordt alleen de boorlaag gebruikt voor het boren,dus het is gemakkelijk om het bestaan van slots in andere lagen te negeren, waardoor deze slot niet is geboord en het product niet kan worden gebruikt.
Hoe putten te vermijden:Elke laag van deOEM-PCB'sHet ontwerp heeft de functie van elke laag: boorgatten en slotgatten moeten in de boorlaag worden geplaatst en het ontwerp kan niet worden geacht te kunnen worden vervaardigd.
Vraag 2:Altium-ontworpen bestand via hole 0 D-code;
Beschrijving van het probleem:Het lek is open en niet geleidend.
Oorsprongsanalyse:Zie figuur 1, er is een lek in het ontwerpdossier en het lek wordt aangegeven tijdens de fabricage-controle van de DFM.de diameter van het gat in de Altium software is 0, waardoor er geen gaten in het ontwerpdossier zijn, zie figuur 2.
De reden voor dit lek is dat de ontwerper een fout heeft gemaakt bij het boren van het gat.het is moeilijk om het lekgat in het ontwerpbestand te vindenHet lekgat heeft een directe invloed op de stroomstoring en het ontworpen product kan niet worden gebruikt.
Hoe putten te vermijden:De DFM-fabriekeerbaarheidstests moeten worden uitgevoerd nadat het circuitdiagramontwerp is voltooid.De DFM-fabriekeerbaarheidstests voor de productie kunnen dit probleem voorkomen.
Figuur 1: Ontwerpbestandlek
Figuur 2: Altium diafragma is 0
Vraag 3:De door PADS ontworpen archiefvia's kunnen niet worden uitgebracht;
Beschrijving van het probleem: het lek is open en niet geleidend.
Oorsakeanalyse:Zie figuur 1, bij het gebruik van DFM fabricage test, geeft het veel lekken. na het controleren van de oorzaak van het lekprobleem, werd een van de vias in PADS ontworpen als een halfgeleidende gat,het ontwerppapier het halfgeleidende gat niet laat zien, wat leidt tot een lek, zie figuur 2.
Bij dubbelzijdige panelen zijn er geen halfgeleidende gaten. Ingenieurs stellen tijdens het ontwerp via gaten ten onrechte halfgeleidende gaten in en bij het boren van de uitgang lekken de halfgeleidende gaten,wat leidt tot lekke gaten.
Hoe putten te vermijden:Dit soort storingen zijn niet makkelijk te vinden.het is noodzakelijk om DFM-fabriekeerbaarheidsanalyses en -inspecties uit te voeren en problemen te vinden voordat ze worden vervaardigd om lekkageproblemen te voorkomen.
Figuur 1: Ontwerpbestandlek
Figuur 2: PADS-software dubbelpaneel-via's zijn halfgeleidende via's
Stuur uw vraag rechtstreeks naar ons
